1、定义模块级设计需求，完成设计文档，并且用Verilog语言实现；
2、对接验证工程师确定验证策略及验证case，完成功能验证；
3、能完成代码覆盖率的分析，以及模块在芯片内的集成；
4、完成模块综合以及静态时序分析。
岗位要求：
1、微电子、通信、信息工程等相关专业本科以上学历，硕士研究生优先；
2、熟悉ASIC设计流程及主流EDA工具使用经验，具有基本的芯片后端设计知识；
3、具有优秀的HDL及Script语言编程能力（Verilog，System Verilog，C，Perl等）。
关于我们 | 合作伙伴 | 隐私条款 | 触屏版 | 友情链接 | 联系我们 | 违法和不良信息举报 | 帮助指南
网站备案/许可证号：沪ICP备12015550号-13|
电子营业执照/人力资源服务许可证
上海市公安局徐汇分局网监中心备案编号：3101040220
上海市反电信网络诈骗中心防范劝阻电话和短信统一专号：962110，网民接到962110电话，请立即接听。
Copyright ©前锦网络信息技术（上海）有限公司版权所有
